半導體設計/制造
返回首頁

臺積電7nm+工藝升級,采用極紫外光(EUV)微影技術

2018-10-08 來源:工商時報

晶圓代工龍頭臺積電持續沖刺先進制程,采用極紫外光(EUV)微影技術的首款7+納米芯片已經完成設計定案(tape-out),支援最多4層EUV光罩。臺積電亦加速5納米制程推進,預計明年4月可開始進行風險試產,支援的EUV光罩層將上看14層,5納米可望如期在2020年上半年進入量產。


設備業者認為,臺積電在晶圓先進制程持續推進,也推出可整合多種異質芯片的先進封裝技術,最大競爭對手韓國三星短期內恐難與之抗衡。由此來看,蘋果明后兩年將推出的7+納米A13及5納米A14應用處理器,可望持續由臺積電拿下獨家代工訂單。


隨著臺積電7納米持續提升產能且良率逐步改善,臺積電首款采用EUV技術的7+納米制程已完成研發并進入試產,與7納米相較擁有更低功耗表現及更高集積密度,第三季初順利完成客戶首款芯片的設計定案,預期年底前會有更多客戶芯片完成設計定案,明年第二季后將可順利進入量產,屆時臺積電將成為全球首家采用EUV技術量產的晶圓代工廠。


此外,創下臺灣科技業界最高投資金額的臺積電新12吋晶圓廠Fab 18,第一期工程希望搶在年底前完工,明年開始進入裝機,第二期工程也已開始動工興建。臺積電5納米研發進度略為超前,預期明年上半年可獲得客戶首款芯片的設計定案,明年4月可望進入風險試產。以進度來看,2020年上半年進入量產階段沒有太大問題。


image.png


為了搭配先進制程微縮及異質芯片整合趨勢,臺積電持續加碼先進封裝制程布局,除了整合10納米邏輯芯片及DRAM的整合扇出層疊封裝(InFO-PoP),以及整合12納米系統單芯片及8層HBM2記憶體的CoWoS封裝等均進入量產,亦推出整合多顆單芯片的整合扇出暨基板封裝(InFO-oS)、整合扇出記憶體基板封裝(InFO-MS)、整合扇出天線封裝(InFO-AIP)等新技術,滿足未來在人工智慧及高效能運算、5G通訊等不同市場需求。


面對三星及格芯在22納米全耗盡型絕緣層上覆矽(FD-SOI)制程上持續獲得訂單,臺積電優化28納米推出的22納米超低功耗(ULP)制程已經進入試產階段,已有超過40個客戶產品完成設計定案,明年將順利進入量產,超低漏電(ULL)制程預期明年上半年獲得客戶芯片設計定案。


進入半導體設計/制造查看更多內容>>
相關視頻
  • 嵌入式系統高級C語言編程(東南大學凌明)

  • 機器學習從零到一

  • 直播回放: 與英飛凌一起探索智能門鎖背后的黑科技

  • 計算機視覺與深度學習

  • 跟我學myRIO

  • VLSI設計基礎(數字集成電路設計基礎)(東南大學)

    相關電子頭條文章
萝卜大香蕉